“后摩尔时代新器件基础研究”重大研究计划面向芯片自主发展的国家重大战略需求，以芯片的基础问题为核心，旨在发展后摩尔时代新器件和计算架构，突破芯片算力瓶颈，促进我国芯片研究水平的提升，支撑我国在芯片领域的发展与创新。
一、科学目标
本重大研究计划面向未来芯片算力问题，聚焦芯片领域发展前沿，拟通过与信息、数理、工程材料、生命等多学科的交叉融合，在超低能耗信息处理新机理、载流子近似弹道输运新机理、具有高迁移率与高态密度的新材料、高密度集成新方法以及非冯计算新架构等方面取得突破，研制出1fJ以下开关能耗的超低功耗器件和超越硅基CMOS载流子输运速度极限的高性能器件，实现算力提升2个数量级以上的非冯∙诺伊曼架构芯片，发展变革型基础器件、集成方法和计算架构，培养一支有国际影响力的研究队伍，提升我国在芯片领域的自主创新能力和国际地位。
二、核心科学问题
本计划针对后摩尔时代芯片技术的算力瓶颈，围绕以下三个核心科学问题展开研究：
（一）CMOS器件能耗边界及突破机理。
需要重点解决以下关键问题：探寻CMOS器件进行单次信息处理的能耗边界，研究突破该边界的新机理，实现超低能耗下数据的计算、存储和传输。
（二）突破硅基速度极限的器件机制。
需要重点解决以下关键问题：在探索同时具备载流子长自由程和高态密度的新材料体系基础上，研究近似弹道输运的器件机理，实现突破硅基载流子速度极限的高性能器件。
（三）超越经典冯∙诺依曼架构能效的机制。
需要重点解决以下关键问题：探寻计算与存储融合的机制与方法，并结合新型信息编码范式，实现新型计算架构，突破冯∙诺依曼架构的能效瓶颈。
三、2021年度重点资助研究方向
（一）培育项目。
围绕上述科学问题，以总体科学目标为牵引，2021年度拟资助探索性强、选题新颖、前期研究基础较好的“培育项目”研究方向如下：
1. 超低功耗器件技术。
针对1fJ以下的开关能耗目标，研究超越CMOS的新原理逻辑、存储、感知器件及其材料、集成技术；研究生物启发新原理器件与功能单元。
2. 新材料新工艺技术。
研究高态密度长自由程新材料及其异质集成工艺；研究三维集成设计与工艺方法；研究高密度低延迟互连技术。
3. 新架构与设计方法。
研究突破冯∙诺伊曼能效瓶颈的新型计算架构、存储架构及其设计方法学。
（二）重点支持项目。
围绕核心科学问题，以总体科学目标为牵引，2021年拟资助研究基础较好、对总体目标有较大贡献的“重点支持项目”研究方向如下：
1. 超低功耗新原理信息器件。
研究基于自旋-电荷转换效应的超低功耗存算一体器件，重点研究多物理场协同调控方法，基于CMOS兼容工艺实现存算一体器件与阵列集成。
2. 多感知融合新原理器件。
研究基于单一传感层的多感知融合新原理器件，实现温度、光电、辐射热、压力等至少四种典型传感模态交叉融合。
3. 多层硅纳米线生长制备及器件集成技术。
研究多层硅纳米线生长制备方法及器件集成技术，实现高密度堆叠纳米线沟道阵列，基于生长的硅纳米线实现环绕栅场效应晶体管集成。
4. 存算一体系统的自动化综合理论和技术。
研究存算模式的抽象表示、存算架构的自动设计、存算模式抽象表示至存算架构的自动映射方法等问题，实现存算电路综合器、存算电路的动态仿真器和CMOS混合仿真器。
5. 感算共融集成架构和芯片。
研究支持多模态和多感知通道的“感算共融”持续感知架构，实现支持典型常开型多模态（视、听、触等）感知任务的感存算一体处理芯片。
6. 片上可塑概率计算网络架构及关键技术。
研究基于概率脉冲编码的新型非冯∙诺伊曼计算架构，实现可配置2种以上网络类型及3种数据集推理验证的原型芯片。
7. 高性能CMOS基神经调控生物芯片系统。
研究对大脑主要功能区完全覆盖的大面积、高时空精度的柔性CMOS薄膜电极阵列及生物芯片集成方法，突破高精度的无线控制、反馈刺激的闭环系统融合技术，实现高能效的神经信号收集、处理与实时低功耗的数据存储。
(三) 集成项目。
根据“后摩尔时代新器件基础研究”重大研究计划实施方案，本年度拟遴选具有重大应用价值和良好研究基础的研究方向进行集成资助，进入总体科学目标的集中攻关阶段，具体研究方向如下：
1. 事件驱动型超低功耗智能物联网芯片。
面向物联网智能应用的低功耗、高能效需求，研究事件驱动型智能物联网芯片的体系架构和电路拓扑，解决物联网随机稀疏事件场景下的有效算力低、有效能效低、长时平均功耗高等问题；研究高能效模拟信号链电路的理论和电路技术，发展高能效脉冲信号处理和智能推断的方法，实现高有效算力比、高能效、超低长时平均功耗的智能物联网芯片及其演示系统，有效算力比高于80%，单次信息采集与计算操作的能耗小于100pW，长时平均功耗低于1µW，在智能物联网应用领域内取得典型的示范应用。
2.基于新原理器件的存内计算芯片。
面向边缘端智能应用场景的算力、高能效需求，研究面向模拟存内计算的新原理材料、器件、电路和体系架构，发展器件-电路-架构-算法跨层次协同优化策略，基于标准化CMOS大生产平台实现单芯片权重规模大于16Mb，良率高于99.9%，具有1-8比特可变计算精度，单比特精度下算力超过4TOPS、算力能效超过100TOPS/W的模拟存内计算芯片，取得具有重大影响的研究成果和典型的示范应用。
四、项目遴选的基本原则
围绕核心科学问题，本重大研究计划强调和鼓励：
（一）紧密围绕核心科学问题，鼓励有价值的前沿探索和创新研究；
（二）优先资助能解决芯片中的实际难题、具有应用前景的研究项目；
（三）鼓励多学科交叉研究；
（四）重点资助具有良好研究基础和前期积累、对总体目标有直接贡献的研究项目。
五、2021年度资助计划
2021年度拟资助培育项目10项左右，直接费用的平均资助强度约为80万元/项，资助期限为3年，培育项目申请书中研究期限应填写“2022年1月1日－2024年12月31日”；拟资助重点支持项目6项左右，直接费用的平均资助强度约为300万元/项，资助期限为4年，重点支持项目申请书中研究期限应填写“2022年1月1日－2025年12月31日”；拟资助集成项目2项左右，直接费用的平均资助强度约为1500万元，资助期限为4年，集成项目申请书中研究期限应填写“2022年1月1日－2025年12月31日”。
六、申请要求及注意事项
（一）申请条件。
本重大研究计划项目申请人应当具备以下条件：
1. 具有承担基础研究课题的经历；
2. 具有高级专业技术职务（职称）。
在站博士后研究人员、正在攻读研究生学位以及无工作单位或者所在单位不是依托单位的人员不得作为申请人进行申请。
（二）限项申请规定。
执行《2021年度国家自然科学基金项目指南》“申请规定”中限项申请规定的相关要求。
（三）申请注意事项。
申请人和依托单位应当认真阅读并执行本项目指南、《2021年度国家自然科学基金项目指南》和《关于2021年度国家自然科学基金项目申请与结题等有关事项的通告》中相关要求。
1. 本重大研究计划项目实行无纸化申请。申请书提交日期为2021年3月15日－3月20日16时。
（1）申请人应当按照科学基金网络信息系统(以下简称信息系统)中重大研究计划项目的填报说明与撰写提纲要求在线填写和提交电子申请书及附件材料。
（2）本重大研究计划旨在紧密围绕核心科学问题，将对多学科相关研究进行战略性的方向引导和优势整合，成为一个项目集群。申请人应根据本重大研究计划拟解决的具体科学问题和项目指南公布的拟资助研究方向，自行拟定项目名称、科学目标、研究内容、技术路线和相应的研究经费等。
（3）申请书中的资助类别选择“重大研究计划”，亚类说明选择“培育项目”或“重点支持项目”或“集成项目”，附注说明选择“后摩尔时代新器件基础研究”，根据申请的具体研究内容选择相应的申请代码。
培育项目和重点支持项目的合作研究单位不得超过2个，集成项目合作研究单位不得超过4个。
（4）申请人在申请书“立项依据与研究内容”部分，应当首先明确说明申请符合本项目指南中的重点资助研究方向，以及对解决本重大研究计划核心科学问题、实现本重大研究计划科学目标的贡献。
如果申请人已经承担与本重大研究计划相关的其他科技计划项目，应当在申请书正文的“研究基础与工作条件”部分论述申请项目与其他相关项目的区别与联系。
2. 依托单位应当按照要求完成依托单位承诺、组织申请以及审核申请材料等工作。在2021年3月20日16时前通过信息系统逐项确认提交本单位电子申请书及附件材料，并于3月21日16时前在线提交本单位项目申请清单。
3. 其他注意事项。
(1) 为实现重大研究计划总体科学目标和多学科集成，获得资助的项目负责人应当承诺遵守相关数据和资料管理与共享的规定，项目执行过程中应关注与本重大研究计划其他项目之间的相互支撑关系。
(2) 为加强项目的学术交流，促进项目群的形成和多学科交叉与集成，本重大研究计划将每年举办一次资助项目的年度学术交流会，并将不定期地组织相关领域的学术研讨会。获资助项目负责人有义务参加本重大研究计划指导专家组和管理工作组所组织的上述学术交流活动。
（四）咨询方式。
国家自然科学基金委员会信息科学部四处
联系电话：010-62327143
京公网安备 11011502003539号